IBM 全新低於 1 奈米晶片，將近 1000 億個電晶體壓縮於指甲大小面積內

IBM hails new 'block of flats' design breakthrough for ultra tiny chips

作者: https://www.facebook.com/bbcnews | 時間: Thu, 25 Jun 2026 10:04:43 GMT | 來源: BBC

IBM 揭曉一項全新晶片設計，其聲稱將可讓製造商在指甲蓋大小的矽晶片上，壓縮容納高達 1000 億個電晶體。

目前行業標準尺寸的晶片，以奈米（nanometres）為單位，一奈米等於十億分之一公尺，大小僅相當於幾個原子，約為 2 奈米。

然而 IBM 表示，其新晶片技術約相當於 0.7 奈米，這可能使其成為世上已知首種低於 1 奈米的晶片技術。

儘管如此，相關晶片技術要正式量產投入市場，仍需數年時間。

該公司聲稱，在測試中，其原型晶片表現優於自家 2 奈米晶片達 50%，且能源效率提升 70%。

該公司在 2021 年首次推出 2 奈米晶片技術時，亦聲稱在測試那些稍大的晶片時，產生了類似的效能與能源效率躍升。

IBM 研究總監兼 IBM 院士 Jay Gambetta，形容其 NanoStack 技術為晶片未來的「里程碑時刻」。

他表示：「憑藉我們的 NanoStack 架構，我們不僅是製造更小的電晶體，更是重新定義晶片製造方式，以提供更顯著的運算效能與能源效率。」

電晶體是提供全球電子產品運算能力的矽晶片基石，包括智慧型手機、遊戲機與筆記型電腦，同時也是資料中心強大電腦的關鍵元件，處理從串流到線上銀行等日常數位活動，並驅動生成式 AI 熱潮。

製造商能在晶片上塞進越多電晶體，晶片就越強大，相應地裝置功能也越豐富。

同時，設計師努力使晶片本身越來越小。

數十年來，晶片上可容納的電晶體數量每兩年翻一倍，這就是摩爾定律。

摩爾定律：超越電腦運算的第一定律

為了試圖延長摩爾定律，而非僅在水平方向增加水平方向上的電晶體數量，晶片設計師多年來專注於 3D 替代方案，透過改變電晶體形狀使其變高。

IBM 的方法是將它們層層堆疊。

蘇里大學電腦科學家教授 Alan Woodward 將其比作在城市建造大樓群而非獨棟房屋。

他表示：「IBM 的 NanoStack 就像提案興建 100 層摩天大樓。」

他補充，其競爭對手如三星和英特爾在 3D 晶片方面更接近 30 至 50 層大樓。

3D 晶片設計面臨的挑戰包括散熱問題：電晶體運作時會發熱，熱氣上升。

此外，若層間過薄，有時會導致無法正常關閉，進而導致晶片失效。

教授 Woodward 表示：「我認為說 IBM 的提案是最宏大的企圖，這是公平的。」

原文與圖片連結